(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-255559 (P2001-255559A)

(43)公開日 平成13年9月21日(2001.9.21)

(51) Int.CL'		識別記号		ΡI			テーマコート*(参考)		
G02F	1/1368			G09F	9/00		348C	2H092	
G09F	9/00	348			9/30		338	5 C O 9 4	
	9/30	338		H01L	21/20			5 F O 5 2	
H01L	21/20			G02F	1/136		500	5 F 1 1 0	
	29/786			HOlL	29/78		612B	5G435	
			審查請求	大蘭水 蘭木	表項の数9	OL	(全 16 頁)	最終頁に続く	

(21)出願番号 特顧2000-69414(P2000-69414)

(22)出顧日 平成12年3月13日(2000.3.13)

(71)出廣人 000002369

セイニーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 安川 昌宏

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100095728

弁理士 上柳 雅誉 (外1名)


最終質に絞く

(54) 【発明の名称】 電気光学装置の製造方法及び電気光学装置

(57)【要約】

【課題】 ポリシリコンからなる半導体層が表示画素領域中に配置され、単結晶シリコンからなる半導体層が駆動回路領域中に配置された液晶装置を、容易に形成する。

【解決手段】 液晶装置のTFTアレイ基板の製造方法において、基板上110に単結晶シリコン膜210を形成し、駆動回路領域に対応する単結晶シリコン膜上にマスク211を形成した状態で、表示画素領域に対応する単結晶シリコン膜に珪素イオンを注入した後、加熱処理をする。これにより、表示画素領域中では、珪素イオンが注入された単結晶シリコン膜210はとなる。一方、駆動回路領域では、単結晶シリコン膜210は、結晶成長された単結晶シリコン膜210eとなる。



1

【特許請求の範囲】

【請求項1】 基板上に、少なくともポリシリコン膜か らなる半導体層を有するスイッチング素子が配置された 表示画素と、少なくとも該表示画素を駆動する単結晶シ リコン膜からなる半導体層を有するスイッチング素子が 配置された駆動回路とが配置された電気光学装置の製造 方法において、

- (a) 前記基板上に単結晶シリコン膜を形成する工程 と、
- (b) 前記駆動回路に対応する前記単結晶シリコン膜上 10 にマスクを形成する工程と、
- (c) 前記単結晶シリコン膜のマスクが形成されていな い領域に珪素イオンを注入して非単結晶膜を形成する工 程と、
- (d) 前記非単結晶膜をポリシリコン化する工程と、
- (e) 前記珪素イオンが注入された領域と珪素イオンが 注入されていない領域をパターニングして、

それぞれ前記ポリシリコン膜からなる半導体層と前記単 結晶シリコン膜からなる半導体層を形成する工程と、 を具備することを特徴とする電気光学装置の製造方法。

【請求項2】 前記(d)工程において、

前記珪素イオンが注入された領域は、加熱処理されるこ とによりポリシリコン化することを特徴とする請求項1 記載の電気光学装置の製造方法。

【請求項3】 前記(c)工程後であって前記(d)工 程前に、

(f) 前記マスクを除去する工程を更に具備し、

前記(d)工程において、前記加熱処理により前記マス クで覆われていない領域の非単結晶シリコン膜は結晶成 長されることを特徴とする請求項2に記載の電気光学装 30 置の製造方法。

【請求項4】 前記(a)工程は、

- (g) 水素イオンが注入された単結晶シリコン基板を前 記基板上に貼り合わせる工程と、
- (h) 貼り合わされた前記基板と前記単結晶シリコン基 板とを加熱処理することにより分離し、前記基板上に前 記単結晶シリコン膜を形成する工程とを具備することを 特徴とする請求項1から請求項3に記載の電気光学装置 の製造方法。

【請求項5】 前記(a)工程後であって前記(c)工 40 程前に、

(i) 前記単結晶シリコン膜表面に酸化膜を形成する工 程を更に具備することを特徴とする請求項1から請求項 4のいずれか一項に記載の電気光学装置の製造方法。

【請求項6】 前記(i)工程は、前記(b)工程後で あって前記(c)工程前に行われ、前記酸化膜は前記単 結晶シリコン膜表面を酸化して形成されてなることを特 徴とする請求項5に記載の電気光学装置の製造方法。

【請求項7】 前記(d)工程前に、

特徴とする請求項5または請求項6に記載の電気光学装 置の製造方法。

【請求項8】 前記マスクは窒化膜からなることを特徴 とする請求項1から請求項7のいずれか一項に記載の電 気光学装置の製造方法。

【請求項9】 請求項1から請求項8のいずれか一項に 記載の電気光学装置の製造方法により製造されたことを 特徴とする電気光学装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、基板上に表示画素 と駆動回路とを同時形成する電気光学装置の製造方法及 び電気光学装置に関する。特に、表示画素のスイッチン グ素子の半導体層としてポリシリコン層、駆動回路のス イッチング素子の半導体層として単結晶シリコン層が用 いられた構造の電気光学装置の製造方法及び電気光学装 置の製造方法に関する。

[0002]

【従来の技術】電気光学装置、例えば液晶装置において 20 は、同一基板上に表示画素と駆動回路とが同時形成され た構造が用いられている。このような構造においては、 表示画素に配置されるスイッチング素子の駆動スピード は比較的遅くても良いのに対し、駆動回路におけるスイ ッチング素子の駆動には高速応答が要求される。このた め、特開平5-134272号公報には、駆動回路のス イッチング素子の半導体層として単結晶シリコンを用 い、表示画素のスイッチング素子の半導体層としてポリ シリコンを用いる技術が記載されている。そして、この ような異なる半導体層を効率良く同一基板上に形成する 方法として、特開平5-134272号公報では、シリ コン窒化膜を核としてシリコン膜を成長することにより 半導体層を形成し、核となるシリコン窒化膜の大きさを 異ならせることにより堆積されるシリコン膜を多結晶シ リコン膜とするか単結晶シリコン膜とするかを決定して いる。

[0003]

【発明が解決しようとする課題】しかしながら、上述の 公報に記載される製造方法では、表面平滑性の良いシリ コン膜が得ることが難しくCMP等の平坦化処理が必要 になる。また核からシリコン膜を成長させることが困難 で、実用化が難しい。シリコン窒化膜を核として使用し た場合、特にチャネル領域が薄い単結晶シリコン膜で構 成する場合、チャネルの空乏層が窒化膜の側で終端させ 素子のしきい値ばらつきを大きくさせる問題がある。

【0004】本発明は、特開平5-134272号公報 に記載される製法とは異なる製法により、駆動回路領域 のスイッチング索子の半導体層として単結晶シリコンが 用いられ、表示画素領域のスイッチング素子の半導体層 としてポリシリコンが用いられた電気光学装置を容易

(j)前記酸化膜を除去する工程を更に具備することを 50 に、効率良く製造し、高品質の電気光学装置を提供する

ことを目的とするものである。

[0005]

【課題を解決するための手段】かかる課題を解決するた め、本発明の電気光学装置の製造方法は、基板上に、少 なくともポリシリコン膜からなる半導体層を有するスイ ッチング素子が配置された表示画素と、少なくとも該表 示画素を駆動する単結晶シリコン膜からなる半導体層を 有するスイッチング案子が配置された駆動回路とが配置 された電気光学装置の製造方法において、(a)前記基 板上に単結晶シリコン膜を形成する工程と、(b)前記 10 駆動回路に対応する前記単結晶シリコン膜上にマスクを 形成する工程と、(c)前記マスクを介して前記単結晶 シリコン膜に珪素イオンを注入し非単結晶化した領域を 形成する工程と、(d)前記珪素イオンが注入された領 域をポリシリコン化する工程と、(e)前記珪素イオン が注入された領域と珪素イオンが注入されていない領域 をパターニングして、それぞれ前記ポリシリコン膜から なる半導体層と前記単結晶シリコン膜からなる半導体層 を形成する工程と、を具備することを特徴とする。

【0006】本発明のこのような構成によれば、同一基 20 板上に膜質の良いポリシリコン膜及び単結晶シリコン膜 という異なる膜質のシリコン膜を容易に形成することが できるという効果を有する。すなわち、前述の公開公報 にて開示されている技術では、核の大きさを異ならせる ことにより異なる膜質のシリコン層を得ているため、核 から成長させる際の縦方向及び横方向の成長の制御が難 しく、シリコン層の膜厚や大きさの制御が困難であり、 更に膜質を異ならせるための核の大きさの制御が困難で あった。これに対し、本発明では、はじめに基板全面に 単結晶シリコン膜が形成されるため面内における膜厚均 30 一性が良い。更に、本発明では、単結晶シリコン膜のボ リシリコン化の方法として、単結晶シリコン膜に珪素イ オンを注入し、これを加熱またはレーザーアニール処理 などをすることによりポリシリコン化する方法を採用し ているため、珪素イオンの注入の有無によりポリシリコ ン膜となるか単結晶シリコン膜となるかが決定されるの で、同じ基板上で異なる膜質のシリコン膜を容易に形成 することができる.

【0007】また、前記(d)工程において、前記珪素 イオンが注入された領域は、加熱処理されることにより ポリシリコン化することを特徴とする。このように、加 熱処理することにより、ポリシリコン化が可能である。 ポリシリコン化する際の加熱は600~700℃程度の 範囲で行えば良い。

【0008】 また、前記 (c) 工程後であって前記 (d) 工程前に、(f) 前記マスクを除去する工程を更 に具備し、前記(d)工程において、前記加熱処理によ り前記マスクが覆われていない領域の非単結晶シリコン 膜は結晶成長されることを特徴とする。このような構成

るシリコン膜のポリシリコン化と、駆動回路領域におけ る単結晶シリコン膜の工程を同時に行うことができる。 【0009】また、前記(a)工程は、(g)水素イオ ンが注入された単結晶シリコン基板を前記基板上に貼り 合わせる工程と、(h)貼り合わされた前記基板と前記 単結晶シリコン基板とを加熱処理することにより、前記 基板上に前記単結晶シリコン膜を形成する工程とを具備 することを特徴とする。このように、単結晶シリコン基 板に水素イオンが注入されたSOI(Silicon on Insulator) 基板を用いて基板上に単結 晶シリコン膜を形成することができ、基板面内で膜厚が

均一で平坦性に優れた単結晶シリコン膜を形成すること ができる。

【0010】また、前記(a)工程後であって前記 (c)工程前に、(i)前記単結晶シリコン膜表面に酸 化膜を形成する工程を更に具備することを特徴とする。 このような構成によれば、珪素イオンの注入前に単結晶 シリコン膜の表面に酸化膜が形成された状態となるた め、単結晶シリコン膜の表面は酸化膜により保護され、 珪素イオンの注入によるシリコン膜表面の荒れを防止す ることができるという効果を有する。これにより、更 に、表面平坦性の良いポリシリコンからなる半導体層を 得ることができ、高品質のスイッチング素子を得ること ができる。

【0011】また、前記(i)工程は、前記(b)工程 後であって前記(c)工程前に行われ、前記酸化膜は前 記単結晶シリコン膜表面を酸化して形成されてなること を特徴とする。このような構成とすることにより、マス クを形成した後に表面酸化膜が形成されるため、マスク が酸化膜形成時のマスクとなり、表示画素領域に対応す る単結晶シリコン膜表面にのみ効率良く酸化膜を形成す ることができる。さらに、この酸化膜は単結晶シリコン 膜表面を酸化して形成されたものであるので、表示画素 におけるシリコン膜の厚みは、駆動回路におけるシリコ ン膜の厚みよりも薄くなる。これにより、表示画素で は、膜厚の薄いポリシリコンからなる半導体層が形成さ れ、駆動回路では、膜厚の厚い単結晶シリコンからなる 半導体層が形成される。表示画素においては、半導体層 の厚みを薄く、例えば30~70 nm、好ましくは30 ~50 nmの膜厚とすることにより、電気光学装置に光 が入射される場合、この光入射による半導体層のチャネ ル領域における光リークの発生が低減されるため、この 半導体を有するスイッチング素子は、誤動作することは ない。一方、駆動回路においては、半導体層の厚みを厚 く、例えば80~200nmの膜厚とすることにより、 ドレイン耐圧性を高めることができる。特に、SOI基 板を用いる場合においては、素子能力が極めて高いた め、寄生バイポーラの発生による素子耐圧の低下を防止 するため、またコンタクト抵抗の低減のため、半導体層 とすることにより、加熱処理により表示画素領域におけ 50 の厚みを厚くする方が望ましく、例えば50~200 n

m、更に好ましくは100~160nmの厚みとするこ とが望ましい。

【0012】また、前記(d)工程前に、(j)前記酸 化膜を除去する工程を更に具備することを特徴とする。 このような構成とすることにより、シリコン膜がポリシ リコン化される前に酸化膜を除去するため、酸化膜を除 去する際に用いる弗化水素酸によりシリコン膜表面が荒 れることを防止することができる。ここで、酸化膜の除 去のタイミングとしては、ポリシリコン化された後とポ リコン化された後に、酸化膜が除去される場合では、酸 化膜の除去に用いられるエッチング液が、ポリシリコン 膜の粒界が削れ、ポリシリコン膜表面が荒れてしまう。 これに対し、ポリシリコン化される前に酸化膜が除去さ れる場合では、酸化膜の除去に用いられるエッチング液 により、単結晶シリコン膜表面が荒れることはない。従 って、ポリシリコン化工程前に酸化膜が除去されること が望ましい。

【0013】また、前記マスクは窒化膜からなることを 特徴とする。このような構成とすることにより、マスク 20 除去に用いられるエッチング液によるシリコン膜表面の 荒れを防止することができる。窒化膜、例えば窒化珪素 膜などの除去に用いられるエッチング液としては、熱燐 酸があり、これはシリコン膜表面を荒らすことがない。 これに対し、マスクとして有機膜からなるレジスト膜を 用いることもできるが、レジスト膜を用いた場合では、 レジスト膜除去に用いられるエッチング液はシリコン膜 表面を荒らす傾向にある。従って、好ましくは、マスク として窒化膜が用いられることが望ましい。

装置の製造方法により製造されたことを特徴とする。こ のような構成によれば、表示画素領域に配置されるスイ ッチング素子の半導体層はポリシリコンから形成され、 駆動回路領域に配置されるスイッチング素子の半導体層 は単結晶シリコンから形成される。従って、表示画素素 領域においては、半導体層のチャネル領域に蓄積される キャリアのライフタイムを短くすることができ、駆動回 路領域においては、駆動能力を高く維持することができ る。更に、表示画素領域及び駆動回路領域それぞれの領 域内における半導体層の膜厚均一性が高いため、領域内 40 で特性の安定したスイッチング素子を複数得ることがで き、高品質の電気光学装置を得ることができる。

[0015]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。

【0016】(第一実施形態における電気光学装置)図 1から図3を用いて、第一実施形態における電気光学装 置としての液晶装置の構造について説明する。図1は、 液晶装置の表示画素を構成するマトリクス状に形成され た複数の画素における各種素子、配線等の等価回路、駆 50 ージ回路駆動信号線206がTFT202のゲート電極

動回路領域を示す図である。また、図2は、表示画素に おけるデータ線、走査線、画素電極、遮光膜等が形成さ れたTFTアレイ基板の相隣接する複数の画素群の平面 図であり、図3は、図2のA-A'断面図及び駆動回路 領域の断面図である。尚、各図においては、各層や各部 材を図面上で認識可能な程度の大きさとするため、各層 や各部材毎に縮尺を異ならしめてある。

【0017】図1において、液晶装置200は、互いに 交差してなる走査線3aとデータ線6aとを有する表示 リシリコン化される前の2つ場合が考えられる。ポリシ 10 画素が配置された表示画素領域と、これら走査線3aと データ線6aに駆動信号をそれぞれ供給するための走査 線駆動回路104、データ線駆動回路101等の駆動回 路が配置された駆動回路領域とから構成される。

【0018】表示画素領域は、平行に配置された容量線 3b及び走査線3aと、走査線3aと交差して配置され たデータ線6aと、これら走査線3aとデータ線6aと の交差部毎にマトリクス状に配置された画素電極9 a と、画素電極9aを制御するための第1のスイッチング 素子としての薄膜トランジスタ(以下、TFTと称す る)30とからなる。画像信号が供給されるデータ線6 aにはTFT30のソースが電気的に接続され、走査信 号が供給される走査線3aにはTFT30のゲートが電 気的に接続している。画素電極9aは、TFT30のド レインに電気的に接続されており、スイッチング素子で あるTFT30を一定期間だけそのスイッチを閉じるこ とにより、データ線6 aから供給される画像信号S1、 S2、…、Snを所定のタイミングで書き込む。画素電 極9 aを介して液晶に書き込まれた所定レベルの画像信 号S1、S2、…、Snは、対向基板(後述する)に形 【0014】本発明の電気光学装置は、上述の電気光学 30 成された対向電極(後述する)との間で一定期間保持さ れる。

> 【0019】一方、駆動回路領域は、走査線駆動回路1 04、データ線駆動回路101、サンプリング回路30 1、プリチャージ回路201からなる。 走査線駆動回路 104は、外部制御回路から供給される電源、基準クロ ックCLY及びその反転クロック等に基づいて、所定タ イミングで走査線3aに走査信号G1、G2、…、Gm をパルス的に線順次で印加する。データ線駆動回路10 1は、外部制御回路から供給される電源、基準クロック CLX及びその反転クロック等に基づいて、走査線駆動 回路104が走査信号G1、G2、…、Gmを印加する タイミングに合わせて、データ線6 a毎にサンプリング 回路駆動信号としてのシフトレジスタからの転送信号X 1、X2、…、Xnを、サンプリング回路301にサン プリング回路駆動信号線306を介して所定タイミング で供給する。 プリチャージ回路201は、 スイッチング 素子として、例えばTFT202を各データ線6a毎に 備えており、プリチャージ信号線204がTFT202 のドレイン又はソース電極に接続されており、プリチャ

に接続されている。

【0020】駆動回路領域中に配置される第2のスイッチング素子としての駆動回路用TFTは、表示画業領域中に配置されるTFT30と同一基板上で同一工程で形成されている。

【0021】後述するが、液晶装置は対向基板とTFT アレイ基板との間に液晶層が挟持して構成されており、 TFTアレイ基板は以下のように構成されている。すな わち、図2に示すように、TFTアレイ基板10では、 ガラス基板60上にマトリクス状に複数の透明な画素電 10 極9 aが設けられており、画素電極9 aの縦横の境界に 各々沿ってデータ線6a、走査線3a及び容量線3bが 設けられている。 データ線6 aは縦方向に延伸した形状 に形成され、データ線6aの一部はコンタクトホール5 を介してポリシリコンからなる半導体層1a(幅の広い 点線で囲まれた領域)のうち後述のソース領域に電気的 に接続されている。また、画素電極9a (幅の狭い点線 9a 'で囲まれた領域) の一部は、コンタクトホール8 を介して半導体層1 aのうち後述のドレイン領域に電気 的に接続されている。また、半導体層1aのうちチャネ 20 ル領域1 a'(右下がりの斜線が形成された領域)に一 部が対向するように走査線3 aが配置され、走査線3 a の一部はゲート電極として機能する。容量線3bは、走 査線3 aに沿ってほぼ平行に直線状に伸びた本線部と、 データ線6 a と交差する箇所からデータ線6 a に沿って 突出した突出部を有し、この突出部にほぼ対応して半導 体層1の一部である容量用電極1 f が配置されてい る。、第1連光膜11aは、表示画素領域において半導 体層1aのチャネル領域を含むTFTをTFTアレイ基 板の側から見て覆う位置に設けられており、更に、容量 30 線3bの本線部に対向して走査線3aに沿って直線状に 伸びる本線部と、データ線6aと交差する箇所からデー 夕線6aに沿って隣接する段側(即ち、図中下向き)に 突出した突出部とを有する。第1進光膜11aの各段 (画素行) における下向きの突出部の先端は、データ線 6 a下において次段における容量線 3 b の上向きの突出 部の先端と重ねられている。この重なった箇所には、第 1連光膜11aと容量線3bとを相互に電気的接続する コンタクトホール13が設けられている。即ち、本実施 の形態では、第1遮光膜11aは、コンタクトホール1 3により前段あるいは後段の容量線3bに電気的接続さ れている。また、容量線3bの突出部と容量用電極1f とは、後述するゲート絶縁膜2を誘電体層として蓄積容 量を形成している。

【0022】図3に示すように、液晶装置200は、対向基板20とTFTアレイ基板10との間に液晶層50を挟持して構成される。

【0023】TFTアレイ基板10は、表示画素領域に 403、404が配置されている。更に、ゲート電極4 おいては、例えば石英基板110上に、遮光膜11aが 03、404を覆って第1層間絶縁膜4が配置され、第 配置され、この遮光膜11aを覆って酸化シリコンから 50 1層間絶縁膜4上にはソース電極405a、406a、

なる下地膜12が配置されている。下地膜12上には、ポリシリコンからなる半導体層1 aが配置されている。 半導体層1 aは、その一部が容量用電極1fとなっており、この容量用電極1fと接続して、LDD構造からなる半導体層を有している。このLDD (lightly doped drain) 構造からなる半導体層は、チャネル領域1 a'を挟んで両側に低濃度ソース領域1b及び低濃度ドレイン領域1cが配置され、これらの領域を挟んで両側に高濃度ソース領域1d及び高濃度ドレイン領域1eが配置された構造となっている。

【0024】半導体層1a上には、一部が蓄積容量形成 用の誘電体膜としても機能する酸化シリコン膜からなる ゲート絶縁膜2が形成されている。ゲート絶縁膜2上に はポリシリコンからなる走査線3a及び容量線3bが形 成されている。走査線3aの一部はゲート電極を兼ねて おり、ゲート電極はチャネル領域1 a'に対応して配置 される。これらの走査線3 a及び容量線3 bを含む半導 体層1a上には第1層間絶縁膜4が形成され、この第1 層間絶縁膜4上には、例えばアルミニウムからなるデー 夕線6aが形成されている。データ線6aは、第1層間 絶縁膜4に形成されるコンタクトホール5を介して高濃 度ソース領域1 dに電気的に接続されている。さらに、 データ線6aを含む第1層間絶縁膜4上には、第2層間 絶縁膜7が形成されている。第2層間絶縁膜7上には、 ITO (Indium Tin Oxide) 膜からなる画素電極9a が形成されており、この画素電極9 aは、第1 層間絶縁 膜4及び第2層間絶縁膜7に形成されたコンタクトホー ル8を介して高濃度ドレイン領域1 e に電気的に接続さ れている。そして、画素電極9aを含む第2層間絶縁膜 7上に、ポリイミド膜が配向処理されて形成される配向 膜16が配置されている。

【0025】また、TFTアレイ基板10の駆動回路領 域においては、相補型トランジスタ構造などが採用され ている。 図3に示すように、相補型トランジスタ構造 は、Nチャネル型TFT407、Pチャネル型TFT4 08を有している。図3に示すように、ガラス基板11 0上に配置された下地層12上にNチャネル型に対応る す半導体層401、Pチャネル型の半導体層402とが 配置され、これらを覆うように、ゲート絶縁膜2が配置 されている。半導体層401、402は単結晶シリコン からなる。半導体層401は、チャネル領域401aを 挟んで両側にソース領域401b及びドレイン領域40 1cが配置され、半導体402は、チャネル領域402 aを挟んで両側にソース領域402b及びドレイン領域 402cが配置された構造となっている。 ゲート絶縁膜 2上には、半導体層401、402のそれぞれのチャネ ル領域401a、402aに相当する位置にゲート電極 403、404が配置されている。更に、ゲート電極4 03、404を覆って第1層間絶縁膜4が配置され、第 ガス、TEB(テトラ・エチル・ボートレート)ガス、 TMOP(テトラ・メチル・オキシ・フォスレート)ガ ス等を用いて、NSG、PSG、BSG、BPSGなど のシリケートガラス膜、窒化シリコン膜や酸化シリコン 膜等からなる下地膜12を形成する。この下地膜12の

10

限等からなるト地限12を形成する。このト地限12の 層厚は、例えば、約400~1200nmとする。ここ では、1100nm程度とする。

【0033】次に、工程(5)に示すように、下地膜1 2の表面を、グローバルに研磨して平坦化する。研磨に よる平坦化の手法としては、例えばCMP(化学的機械 研磨)法を用いることができる。これにより、下地膜1 2の膜厚を約600nmとした。

【0034】次に、工程(6)に示すように、基板11 0と単結晶シリコン基板210aとの貼り合わせを行う。

【0035】貼り合わせに用いる単結晶シリコン基板210aは、厚さ600μmあり、その表面があらかじめ50~800nm、ここでは200nm程度酸化されて、酸化膜210bが形成されている。これは貼り合わせ後に形成される単結晶シリコン層210と酸化膜層210bの界面を熱酸化で形成し、電気特性の良い界面を確保するためである。さらに、単結晶シリコン基板210aには、水素イオン(H⁺)が例えば加速電圧100keV、ドーズ量10×10¹⁶cm⁻²にて注入されており、その注入深さは、基板表面から約300nmとなっている。図では、単結晶シリコン基板210aのうち、点線より下側の領域に水素イオンが注入された状態となっている。

【0036】貼り合わせでは、基板110上の下地膜1 2と単結晶シリコン基板210aの酸化膜210bが接 するように貼り合わされる。貼り合わせ工程は、例えば 300℃で2時間の熱処理によって2枚の基板を直接貼 り合わせる方法が採用できる。

【0037】次に、工程(7)に示すように、貼り合わ せた単結晶シリコン基板210aの貼り合わせ面側の酸 化膜210bと単結晶シリコン膜210を残したまま、 単結晶シリコン基板210aを、基板10から剥離する ための熱処理を行う。この基板の剥離現象は、単結晶シ リコン基板中に導入された水素イオンによって、単結晶 40 シリコン基板の表面近傍のある層でシリコンの結合が分 断されるために生じるものである。例えば、貼り合わせ た2枚の基板を毎分20℃の昇温速度にて600℃まで 加熱することにより行うことができる。この熱処理によ って、貼り合わせた単結晶シリコン基板210aが基板 10と分離し、基板10表面には、約200 nm程度の 膜厚の珪素酸化膜210bと70mm程度の膜厚の単結 晶シリコン膜210とが形成される。なお、基板10上 に貼り合わされる単結晶シリコン膜210は、前に述べ た単結晶シリコン基板210aに対して行われる水素イ

ドレイン電極405b、406bが配置されている。ソース電極405a、ドレイン電極405bは、それぞれ、ソース領域401b、ドレイン領域401cと第1層間絶縁膜に形成されたコンタクトホール420a、420bを介して電気的に接続されている。また、ソース電極406a、ドレイン電極406bは、それぞれ、ソース領域402b、ドレイン領域402cと第1層間絶縁膜に形成されたコンタクトホール421a、421bを介して電気的に接続されている。さらにソース電極405a、406a及びドレイン電極405b、406bを含む第1層間絶縁膜4上には、第2層間絶縁膜7、配向膜16が順次積層されている。

【0026】他方、対向基板20は、例えばガラス基板120上にマトリクス状に形成された選光膜23、これを覆って順次形成されたITO膜からなる対向電極21、ボリイミド膜が配向処理されて形成されたる配向膜22とから構成されている。図3においては、駆動回路領域には配向膜16のみが形成された状態となっているが、表示画素領域に少なくとも対向電極21及び配向膜が形成されていれば良く、駆動回路領域に形成される膜20について特に規制はない。

【0027】次にTFTアレイ基板の製造方法について 図4~図8を用いて説明する。尚、図4から図8は、T FTアレイ基板側の表示画素領域及び駆動回路領域にお ける各層の断面図を、図3に対応させて示す工程図であ る。

【0028】図4の工程(1)に示すように、まず石英基板110を用意する。ここで、好ましくはN2(窒素)等の不活性ガス雰囲気且つ約850~1300℃、より好ましくは1000℃の高温でアニール処理し、後30に実施される高温プロセスにおけるTFTアレイ基板10に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前に石英基板110を同じ温度かそれ以上の温度で熱処理しておく。

【0029】このように処理された石英基板110の全面に、Ti、Cr、W、Ta、Mo及びPb等の金属や金属シリサイド等の金属合金膜を、スパッタにより、100~500nm程度の層厚、ここでは約200nmの層厚の遮光膜11を形成する。

【0030】次に、工程(2)に示すように、フォトリ ソグラフィにより第1連光膜11aのパターン(図6参 照)に対応するレジスト膜500を形成する。

【0031】次に、工程(3)に示すように、レジスト 膜500を介して選光層11に対しエッチングを行うこ とにより、選光層11aを形成し、レジスト膜500を 除去する。

【0032】次に、工程(4)に示すように、該第1選 に貼り合わされる単結晶シリコン膜210は、前に述べ 光膜11aの上に、例えば、常圧又は減圧CVD法等に た単結晶シリコン基板210aに対して行われる水素イ よりTEOS(テトラ・エチル・オルソ・シリケート) 50 オン注入の加速電圧を変えることによって50nm~3 000 nmまで任意の膜厚で形成することが可能である。この後、単結晶シリコン膜210表面をタッチポリッシングし、平滑化する。単結晶シリコン膜の厚みは50~200 nmが好ましく、本実施形態においては55 nmとした。

【0038】本実施形態では、水素イオンを注入した単結晶シリコン基板を貼り合わせ後に熱処理によって分離するSmart Cut法を用いて、基板上に単結晶シリコン膜を形成するUni bond法を用いるため、基板全面に渡って膜厚均一性の高い単結晶シリコン膜を 10 得ることができる。

【0039】この他に、単結晶シリコン膜を得るための手法としては、水素イオンを注入しない単結晶シリコン基板を基板に貼り合わせ、熱処理して貼り合わせた後、PACE (Plasma Assisted Chemical Etching)法によってシリコン層206の膜厚を0.05~0.8μm程度までエッチングして形成しても良い。このPACE処理によって単結晶シリコン膜は、例えば膜厚100nmに対しその膜厚均一性は10%以内のものが得られる。

【0040】また、単結晶シリコン膜を得るための他の 手法としては、多孔質シリコン上に形成したエピタキシャルシリコン層を多孔質シリコン層の選択エッチングに よって貼り合わせ基板上に転写するELTRAN(Ep itaxial LayerTransfer)法を用 いることもでき、成膜方法には依存しない。

【0041】次に、単結晶シリコン膜210上に窒化珪素膜を200nmの厚みにて成膜した後、工程(8)に示すように、駆動回路領域のみに窒化珪素膜からなるマスク211が残るように、表示画素領域中に形成された 30 窒化珪素膜をエッチングにより除去する。ここで、マスクとしては、窒化珪素膜といった無機膜以外に有機膜を用いることもできるが、マスクとして有機膜を用いる場合では、マスクを除去する際、後述するシリコンの注入によってレジストが固化し剥離できない可能性があるのに対して、窒化珪素膜といった無機膜では、前記のような問題がないため、無機膜を用いることが好ましい。

【0042】次に、工程(8)に示すように、マスク2 11を介して、珪素イオン(Si+)を、40keVの 加速電圧で、3×10¹⁵cm⁻²の量で注入する。これに 40 より、表示画素領域においては、珪素同士の結合がきれ た状態の膜210cが形成される。一方、駆動回路領域 においては珪素イオンが注入されていない単結晶シリコ ン膜210のままとなる。

【0043】次に、工程(9)に示すように、マスク2 11を熱燐酸により剥離する。この後、窒素雰囲気中に て、600~700℃の温度下、ここでは640℃の温 度下で6時間加熱し、非単結晶シリコン膜の固相成長を 行う。この工程により、表示画素領域においては、非単 結晶シリコン膜210でがポリシリコン化されてポリシ 12

リコン膜210dが形成される。一方、駆動回路領域においては、単結晶シリコン膜210eが形成された構成となる。ここで、ポリシリコン化及び固相成長の手段としては、レーザーアニールを用いても良い。

【0044】次に、図5の工程(10)に示すように、フォトリソグラフィ工程、エッチング工程等により、表示画素領域においては、図2及び図3に示した如き所定パターンの半導体層1a、半導体層1aから延設された容量用電極1fを形成する。駆動回路領域においては半導体層401及び402を形成する。

【0045】本実施形態においては、珪素イオン注入後 にシリコン膜をパターニングしているが、シリコン膜を パターニングしてから、駆動回路領域をマスクした状態 で珪素イオンを注入することもできる。

【0046】次に、工程(11)に示すように、表示画素領域における画素スイッチング用TFT30を構成する半導体層1a、容量用電極1f、駆動回路領域におけるN型TFTを構成する半導体層401及びP型TFTを構成する半導体層402を、約850~1300℃の温度、好ましくは約1000℃の温度で30分程度熱酸化することにより、約30nmの比較的薄い厚さの熱酸化シリコン膜を形成する。更に、30~50nmの厚みにて減圧CVD法等により高温酸化シリコン膜(HTO)膜を形成し、熱酸化シリコン膜とHTO膜の二層からなるゲート絶縁膜2を形成する。この結果、半導体層1a、401、402及び第1蓄積容量電極1fの厚さは、約40nmの厚さ、ゲート絶縁膜2の厚さは、約60~80nmの厚さとなる。

【0047】次に、工程(12)に示すように、半導体層1aを延設してなる第1蓄積容量電極1fを低抵抗化するため、基板10の表面の走査線3a(ゲート電極)に対応する部分にレジスト膜501を形成し、これをマスクとしてその上からPなどのV族元素のドーパント、ここではPイオンを70keVの加速電圧、3e14/cm2のドーズ量にてドープする。

【0048】次に、工程(13)に示すように、レジスト膜501を除去し、下地膜12に、遮光膜11aに至るコンタクトホール13を反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性イオンエッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール13等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール13等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。

行う。この工程により、表示画素領域においては、非単 【0049】次に、工程(14)に示すように、減圧C 結晶シリコン膜210cがポリシリコン化されてポリシ 50 VD法等によりポリシリコン膜3を350nm程度の厚 さで堆積した後、リン (P) を熱拡散し、ポリシリコン 膜3を導電化する。又は、Pイオンをポリシリコン膜3 の成膜と同時に導入したドープトシリコン膜を用いても よい。これにより、ポリシリコン膜3の導電性を高める

【0050】次に、工程(15)に示すように、レジスト膜を用いたフォトリソグラフィ工程、エッチング工程等により、図2に示した如き所定パターンの走査線3aと共に容量線3bを形成する。

ことができる。

【0051】次に、工程(16)に示すように、駆動回 10路領域のPチャネルTFTとなる半導体層402を除く基板全面にレジスト膜502を形成する。その後、このレジスト膜502及びゲート電極404をマスクとして、半導体層402にBなどのIII族元素のドーパント、ここではBF2イオンを90keVの加速電圧、2×1015cm-2のドーズ量にてドープする。これにより、駆動回路領域におけるPチャネルTFTに対応するソース領域402b及びドレイン領域402cが形成される。ドープ後、レジスト膜502は除去される。

【0052】次に、工程(17)に示すように、駆動回路領域のPチャネルTFTとなる半導体層402を覆うようにレジスト膜503を形成する。その後、レジスト膜503及び走査線(ゲート電極)3a、容量線3bをマスクとして、半導体層401及び半導体層1aに、PなどのV族元素のドーバント、ここでは、Pイオンを70keVの加速電圧、6×10¹²cm⁻²のドーズ量にてドープする。これにより表示画素領域のTFTの半導体層1aにおいては、低濃度ソース領域1b及び低濃度ドレイン領域1cが形成される。また、駆動回路領域においては、NチャネルTFTに対応するソース領域401b及びドレイン領域401cが形成される。ドープ後、レジスト膜503は除去される。

【0053】続いて、工程(18)に示すように、ゲート電極3aよりも幅が広い形状を有し、更に駆動回路領域におけるPチャネルTFTの半導体層402を覆う形状を有するレジスト膜504を形成する。その後、レジスト膜504及びゲート電極403をマスクとして、半導体層1a及び半導体層401に、PなどのV族元素のドーパント、ここではPイオンを70keVの加速電圧、4×10¹⁵/cm⁻²のドーズ量にてドープする。これにより、表示画素領域のTFTにおいては、高濃度ソース領域1d及び高濃度ドレイン領域1eが形成される。また、駆動回路領域のNチャネル型TFTにおいては、更に低抵抗化されたソース領域401b及びドレイン領域401cが得られる。ドープ後、レジスト膜504は除去される。

【0054】次に、工程(19)に示すように、画素スイッチング用TFT30における走査線3aと共に容量線3b及び走査線3aを覆うように、例えば、常圧又は減圧CVD注やTEOSが2等を用いて NSG PS

14

G、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第1層間絶縁膜4を形成する。第1層間絶縁膜4の層厚は、約500~1500nmが好ましく、更に800nmがより好ましい。

【0055】この後、半導体層にドープされた不純物イオンを活性化するために約850℃のアニール処理を20分程度行う。

【0056】次に、工程(20)に示すように、表示画素領域においては、データ線6aに対するコンタクトホール5を、駆動回路領域においては、ソース電極405a、406a及びドレイン電極405b、406bのそれぞれに対応するコンタクトホール420a、421a、420b、421bを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより第1層間絶縁膜4をエッチングして形成する。

ソース領域402b及びドレイン領域402cが形成さ 【0057】次に、図7の工程(21)に示すように、 れる。ドープ後、レジスト膜502は除去される。 第1層間絶縁膜4の上に、スパッタ処理等により、選光 【0052】次に、工程(17)に示すように、駆動回 20 性のA1等の低抵抗金属や金属シリサイド等を金属膜6 路領域のPチャネルTFTとなる半導体層402を覆う として、約100~700nmの厚さ、好ましくは約3 ようにレジスト膜503を形成する。その後、レジスト 50nmに堆積する。

【0058】次に金属膜6を、フォトリソグラフィエ程、エッチング工程等によりパターニングし、工程(22)に示すように、データ線6a、ソース電極405a、406bを形成する。

> 【0060】次に、図8の工程(24)に示すように、 画素スイッチング用TFT30において、画素電極9a と高濃度ドレイン領域1eとを電気的接続するためのコ 40 ンタクトホール8を、反応性イオンエッチング、反応性 イオンビームエッチング等のドライエッチングにより形 成する

【0061】次に、工程(25)に示すように、第2層 間絶縁膜7の上に、スパッタ処理等により、ITO膜等の透明導電性薄膜9を、約50~200nmの厚さに堆積し、更に工程(26)に示すように、フォトリソグラフィ工程、エッチング工程等により、画案電極9aを形成する。

線3b及び走査線3aを覆うように、例えば、常圧又は 【0062】続いて、画素電極9aの上にポリイミド系 減圧CVD法やTEOSガス等を用いて、NSG、PS 50 の配向膜の塗布液を塗布した後、所定のプレティルト角 を持つように且つ所定方向でラビング処理を施すこと等により、配向膜16(図3参照)が形成される。

【0063】他方、図7に示した対向基板20については、ガラス基板120等が先ず用意される。このガラス基板120上に、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を軽て、マトリクス状の選光膜23を形成する。尚、この選光膜23は、Cr、Ni、A1などの金属材料の他、カーボンやTiをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。

【0064】その後、基板120の全面にスパッタ処理等により、ITO等の透明導電性薄膜を、約50~200nmの厚さに堆積することにより、対向電極21を形成する。更に、対向電極21の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜22(図3参照)が形成される。

【0065】最後に、上述のように各層が形成されたT FTアレイ基板10と対向基板20とは、配向膜16及 び22が対面するように図示しないシール材により貼り 20 合わされ、真空吸引等により、両基板間の空間に、例え ば複数種類のネマティック液晶を混合してなる液晶が吸 引されて、所定層厚の液晶層50が形成される。

【0066】(第二実施形態における電気光学装置)次に、第二実施形態における液晶装置について説明する。 第一実施形態とは、TFTアレイ基板の製造方法が一部 異なり、相違する点のみ以下に説明し、同じ構造及び製造方法については説明を省略する。

【0067】第二実施形態におけるTFTアレイ基板の 製造方法では、表示画素領域に対応する単結晶シリコン 膜表面に酸化膜が形成された状態で珪素イオンが注入さ れる点で、第一実施形態と異なり、図12を用いて説明 する。

【0068】まず、第一実施形態で説明した図4(1)~(7)工程と同じ工程を経て、基板110上に遮光膜11a、下地膜12、酸化膜210b、単結晶シリコン膜210が順次形成された基板を形成する。ここで、単結晶シリコン膜の厚みは67nmとした。

【0069】次に図12(1)工程に示すように、単結晶シリコン膜210上に窒化珪素膜を200nmの厚みにて成膜した後、駆動回路領域のみに窒化珪素膜からなるマスク211が残るように、表示画素領域中に形成された窒化珪素膜をエッチングにより除去する。

【0070】次に、図12(2)工程に示すように、表示画素領域に対応する単結晶シリコン膜210の表面を表面酸化し、約24nmの膜厚の酸化膜600を形成する。この際、単結晶シリコン膜の厚みは、約40nmである。その後、酸化膜600及びマスク211を介して単結晶シリコン膜210に、珪素イオンを60keVの加速電圧で、3×10¹⁵cm⁻²の量で注入する。ここ

16

で、マスク211は窒化膜で形成されているため、単結晶シリコン膜210内に珪素イオンが注入されることはない。また、珪素イオンは酸化膜600を通過して単結晶シリコン膜210内に珪素イオンが注入される。ここで、酸化膜600は膜210cの保護膜として機能し、珪素イオンの注入による膜210c表面の荒れを防止する。この後、窒化膜211を熱燐酸により除去する。更に、酸化膜600を弗化水素酸により除去する。尚、次に説明するポリシリコン化工程の後に酸化膜を除去する10工程を設けても良いが、ポリシリコン化前に酸化膜を除去する工程を設けても良いが、ポリシリコン化前に酸化膜を除去する工程を設けることが望ましい。これは、ポリシリコン化された状態で酸化膜を剥離すると、剥離に用いられる弗化水素酸によりポリシリコン膜表面が荒れるためである

【0071】次に、窒素雰囲気中にて640℃の温度下で6時間加熱し、非単結晶シリコン膜の固相成長を行う。この工程により、表示画素領域においては、膜210cがポリシリコン化されてポリシリコン膜が形成される。一方、駆動回路領域においては、単結晶シリコン膜210が形成された構成となる。その後、酸化膜600をウエットエッチングにより除去する。

【0072】この後の工程では、第一実施形態の図5 (10)工程~図8(26)工程に記載される工程と同様の処理が行われる。

【0073】第2実施形態においては、酸化膜600を 介して単結晶シリコン膜に珪素イオンを注入するため、 単結晶シリコン膜表面の荒れを防止することができ、品質の良い半導体層1aを得ることができる。

【0074】(第三実施形態における電気光学装置)次に、第三実施形態における液晶装置について説明する。第一実施形態においては、表示画素領域中における画素スイッチ用TFTに対応する半導体層1aの膜厚が、駆動回路領域中におけるTFTの半導体層401及び402の膜厚よりも薄い点で構造が異なる。そして、このような表示画素領域及び駆動回路領域それぞれに配置される半導体層の厚みを異ならせるために、第三実施形態の製造方法は第一実施形態の製造方法と一部異なる。以下に、第一実施形態の製造方法と異なる部分についてのみ説明し、同じ製造方法については説明を省略する。

) 【0075】第三実施形態におけるTFTアレイ基板の 製造方法では、表示画素領域に対応する単結晶シリコン 膜表面を酸化し、表面酸化膜を形成することにより、表 示画素領域及び駆動回路領域それぞれに配置される半導 体層の厚みを異ならせる点で、第一実施形態と異なる。 また、この表面酸化膜の除去は、ポリシリコン化工程の 前に行われ、以下、図13を用いて説明する。

【0076】まず、第一実施形態で説明した図4(1) ~(7)工程と同じ工程を経て、基板110上に遮光膜 11a、下地膜12、酸化膜210b、単結晶シリコン 50 膜210が順次形成された基板を形成する。

【0077】次に図13(1)工程に示すように、単結 晶シリコン膜210上に窒化珪素膜を200nmの厚み にて成膜した後、駆動回路領域のみに窒化珪素膜からな るマスク211が残るように、表示画素領域中に形成さ れた窒化珪素膜をエッチングにより除去する。

【0078】次に、図13(2)工程に示すように、表 示画素領域に対応する単結晶シリコン膜210の表面を 酸化し、約280 nmの膜厚の酸化膜601を形成す る。これにより表示画素のシリコンの残り膜厚は55 n mになる。

【0079】次に、図13(3)工程に示すように、酸 化膜601をウエットエッチングにより除去する。これ により、表示画素領域においては膜厚が約40 nmの単 **結晶シリコン膜210、駆動回路領域においては膜厚が** 約100 nmの単結晶シリコン膜210が形成される。 その後、マスク211を介して単結晶シリコン膜210 に、珪素イオンを30keVの加速電圧で、3×1015 cm-2の量で注入する。ここで、マスク211は窒化膜 で形成されているため、マスクで覆われている領域の単 結晶シリコン膜210内に珪素イオンが注入されること 20 はない。この後、窒化膜211を熱燐酸により除去す る.

【0080】次に、窒素雰囲気中にて640℃の温度下 で6時間加熱し、非単結晶シリコン膜の固相成長を行 う。この工程により、表示画素領域においては、膜21 0 cがポリシリコン化されて膜厚55 nmのポリシリコ ン膜が形成される。一方、駆動回路領域においては、単 結晶シリコン膜210が形成された構成となる。本実施 形態では、酸化膜601の除去後に加熱によるポリシリ コン化を行っているが、加熱によるポリシリコン化後に 30 酸化膜601の除去を行っても良い。 しかし、 ポリシリ コン化後に酸化膜601の除去を行うと、酸化膜除去に 用いられるエッチング液によりポリシリコン膜の表面が 荒れる場合があり、好ましくは、酸化膜601の除去後 に、加熱によるポリシリコン化を行う方が良い。

【0081】この後の工程では、第一実施形態の図5 (10) 工程~図8(26) 工程に記載される工程と同 様の処理が行われる。

【0082】ここで、表示画素領域には液晶装置とした ときに光が入射されるため、この光入射による半導体層 のチャネル領域における光リークの発生を防止するため に、ポリシリコンからなる半導体層の膜厚を30~70 nm、更に好ましくは30~50nmと比較的薄くする ことが望ましい。一方、駆動回路領域に配置されるTF Tの単結晶シリコンからなる半導体層では、ドレイン耐 圧性を高めるために、半導体層の膜厚を50~20n m、更に好ましくは100~160nmと比較的厚くす ることが望ましい。特に、SOI基板を用いた製造方法 の場合、周辺回路領域の素子能力が極めて高いため、寄 生バイポーラの発生による素子耐圧の低下を防止するた 50 図を示す。本例の投射型表示装置の光学系には、前述し

め、またコンタクト抵抗を低減するため、周辺回路領域 における半導体の厚みを厚くする方が望ましい。第3実 施形態においては、表示画素領域に配置されるTFTに 対応するポリシリコンからなる半導体層の厚みが、駆動 回路領域における配置されるTFTに対応する単結晶シ リコンからなる半導体層の厚みよりも薄い構造となるた め、表示画素領域における光リークの問題を解決しつ つ、駆動回路領域におけるドレイン耐圧性を高めること ができる。

【0083】(液晶装置の全体構成)以上のように構成 10 された液晶装置の各実施の形態の全体構成を図9及び図 10を参照して説明する。 尚、 図9は、 TFTアレイ基 板10をその上に形成された各構成要素と共に対向基板 20の側から見た平面図であり、図10は、対向基板2 0を含めて示す図9のH-H'断面図である。

【0084】図9において、TFTアレイ基板10の上 には、シール材52がその縁に沿って設けられている。 シール材52の外側の領域には、データ線駆動回路10 1及び外部回路接続端子102がTFTアレイ基板10 の一辺に沿って設けられており、走査線駆動回路104 が、この一辺に隣接する2辺に沿って設けられている。 走査線3aに供給される走査信号遅延が問題にならない のならば、走査線駆動回路104は片側だけでも良いこ とは言うまでもない。また、データ線駆動回路101を 画素表示領域の辺に沿って両側に配列してもよい。 例え ば奇数列のデータ線6 aは画素表示領域の一方の辺に沿 って配設されたデータ線駆動回路から画像信号を供給 し、偶数列のデータ線は前記画素表示領域の反対側の辺 に沿って配設されたデータ線駆動回路から画像信号を供 給するようにしてもよい。この様にデータ線6 aを模菌 状に駆動するようにすれば、データ線駆動回路の占有面 積を拡張することができるため、複雑な回路を構成する ことが可能となる。更にTFTアレイ基板10の残る一 辺には、画素表示領域の両側に設けられた走査線駆動回 路104間をつなぐための複数の配線105が設けられ ており、更に、周辺見切りとしての第2遮光膜53の下 に隠れてプリチャージ回路を設けてもよい。また、対向 基板20のコーナー部の少なくとも1箇所においては、 TFTアレイ基板10と対向基板20との間で電気的導 通をとるための導通材106が設けられている。 そし て、図10に示すように、図9に示したシール材52と ほぼ同じ輪郭を持つ対向基板20が当該シール材52に よりTFTアレイ基板10に固着されている。

【0085】 (電子機器の構成) 上記の液晶装置を用い た電子機器の一例として、投射型表示装置の構成につい て、図11を参照して説明する。図11において、投射 型表示装置1100は、上述した液晶装置を3個用意 し、夫々RGB用の液晶装置962R、962G及び9 62Bとして用いた投射型液晶装置の光学系の概略構成

20

た光源装置920と、均一照明光学系923が採用されている。そして、投射型表示装置は、この均一照明光学系923から出射される光束Wを赤(R)、緑(G)、青(B)に分離する色分離手段としての色分離光学系924と、各色光束R、G、Bを変調する変調手段としての3つのライトバルブ925R、925G、925Bと、変調された後の色光束を再合成する色合成手段としての色合成プリズム910と、合成された光束を投射面100の表面に拡大投射する投射手段としての投射レンズユニット906を備えている。また、青色光束Bを対10応するライトバルブ925Bに導く導光系927をも備えている。

【0086】均一照明光学系923は、2つのレンズ板921、922と反射ミラー931を備えており、反射ミラー931を構えており、反射ミラー931を挟んで2つのレンズ板921、922が直交する状態に配置されている。均一照明光学系923の2つのレンズ板921、922は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置920から出射された光束は、第1のレンズ板921の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第2のレンズ板922の矩形レンズによって3つのライトバルブ925R、925G、925B付近で重量される。従って、均一照明光学系923を用いることにより、光源装置920が出射光束の断面内で不均一な照度分布を有している場合でも、3つのライトバルブ925R、925G、925Bを均一な照明光で照明することが可能となる。

【0087】各色分離光学系924は、青緑反射ダイクロイックミラー941と、緑反射ダイクロイックミラー942と、反射ミラー943から構成される。まず、青30緑反射ダイクロイックミラー941において、光束Wに含まれている青色光束Bおよび緑色光束Gが直角に反射され、緑反射ダイクロイックミラー942の側に向かう。赤色光束Rはこのミラー941を通過して、後方の反射ミラー943で直角に反射されて、赤色光束Rの出射部944からプリズムユニット910の側に出射される。

【0088】次に、緑反射ダイクロイックミラー942において、背緑反射ダイクロイックミラー941において反射された青色、緑色光束B、Gのうち、緑色光束G 40のみが直角に反射されて、緑色光束Gの出射部945から色合成光学系の側に出射される。緑反射ダイクロイックミラー942を通過した青色光束Bは、青色光束Bの出射部946から導光系927の側に出射される。本例では、均一照明光学素子の光束Wの出射部から、色分離光学系924における各色光束の出射部944、945、946までの距離がほぼ等しくなるように設定されている。

【0089】色分離光学系924の赤色、緑色光束R、 基板 Gの出射部944、945の出射側には、それぞれ集光 50 る。

レンズ951、952が配置されている。したがって、 各出射部から出射した赤色、緑色光束R、Gは、これら の集光レンズ951、952に入射して平行化される。 【0090】このように平行化された赤色、緑色光束 R、Gは、ライトバルブ925R、925Gに入射して 変調され、各色光に対応した画像情報が付加される。す なわち、これらの液晶装置は、不図示の駆動手段によっ て画像情報に応じてスイッチング制御されて、これによ り、ここを通過する各色光の変調が行われる。一方、青 色光束Bは、導光系927を介して対応するライトバル ブ925Bに導かれ、ここにおいて、同様に画像情報に 応じて変調が施される。尚、本例のライトバルブ925 R、925G、925Bは、それぞれさらに入射側偏光 手段960R、960G、960Bと、出射側偏光手段 961R、961G、961Bと、これらの間に配置さ れた液晶装置962R、962G、962Bとからなる 液晶ライトバルブである。

【0091】導光系927は、青色光東Bの出射部946の出射側に配置した集光レンズ954と、入射側反射 ミラー971と、出射側反射ミラー972と、これらの反射ミラーの間に配置した中間レンズ973と、ライトバルブ925Bの手前側に配置した集光レンズ953とから構成されている。集光レンズ946から出射された青色光東Bは、導光系927を介して液晶装置962Bに導かれて変調される。各色光束の光路長、すなわち、光束Wの出射部から各液晶装置962R、962G、962Bまでの距離は青色光束Bが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系927を介在させることにより、光量損失を抑制することができる。

【0092】各ライトバルブ925R、925G、925Bを通って変調された各色光束R、G、Bは、色合成プリズム910に入射され、ここで合成される。そして、この色合成プリズム910によって合成された光が投射レンズユニット906を介して所定の位置にある投射面100の表面に拡大投射されるようになっている。

【図面の簡単な説明】

【図1】液晶装置における表示画素領域を構成するマト リクス状の複数の画素に設けられた各種素子、配線等、 駆動回路領域の等価回路図である。

【図2】液晶装置におけるデータ線、走査線、画素電極、TFT等が形成されたTFTアレイ基板の表示画素領域の平面図である。

【図3】図2の線A-A'断面図である。

【図4】第一実施形態における液晶装置のTFTアレイ 基板の製造工程を順に追って示す工程図(その1)である。

【図5】第一実施形態における液晶装置のTFTアレイ 基板の製造工程を順に追って示す工程図(その2)である 21

【図6】第一実施形態における液晶装置のTFTアレイ 基板の製造工程を順に追って示す工程図(その3)であ

【図7】第一実施形態における液晶装置のTFTアレイ 基板の製造工程を順に追って示す工程図(その4)であ

【図8】第一実施形態における液晶装置のTFTアレイ 基板の製造工程を順に追って示す工程図(その5)であ

基板をその上に形成された各構成要素と共に対向基板の 側から見た平面図である。

【図10】図9のH-H'断面図である。

【図11】液晶装置を用いた電子機器の一例である投射 型表示装置の構成図である。

【図12】第二実施形態における液晶装置のTFTアレ イ基板の製造工程を示す工程図である。

22

【図13】第三実施形態における液晶装置のTFTアレ イ基板の製造工程を示す工程図である。

【符号の説明】

1 a…ポリシリコンからなる半導体層

110…石英基板

200…液晶装置

210…単結晶シリコン膜

210 a…単結晶シリコン基板

210b…酸化膜

【図9】液晶装置の各実施の形態におけるTFTアレイ 10 210 c…単結晶シリコン膜に珪素イオンが注入された

210 d…ポリシリコン膜


210 e…結晶成長された単結晶シリコン膜

211…窒化膜からなるマスク


401、402…単結晶シリコンからなる半導体層

600、601…酸化膜


【図1】




【図9】





【図10】





【図12】













【図11】



【図13】



フロントページの続き

(51) Int. Cl. 7 H O 1 L 21/336 識別記号

FI HO1L 29/78 テーマユード(参考)

627D 627G Fターム(参考) 2H092 JA28 JB52 JB58 KA03 KA05 MA05 MA13 MA17 MA23 MA26 MA27 MA30 MA37 NA27 RA05 5C094 AA13 AA21 AA43 AA48 AA49 AA53 AA56 BA03 BA16 BA43 CA19 CA24 DA09 DA13 DB01 DB04 EA04 EA05 EB02 ED03 ED15 FA01 FA02 FB02 FB12 FB14 FB15 GB10 5F052 AA02 AA04 AA17 BB07 CA10 DB10 HA01 HA06 JA01 JA10 5F110 AA16 BB02 BB04 CC02 DD02 DD12 DD13 DD14 DD25 EE09 EE45 FF02 FF09 FF23 FF32 GG02 GG12 GG13 GG25 HJ01 HJ04 HJ23 HL03 HL05 HL07 HL23 HM15 NN03 NN04 NN22 NN23 NN24 NN25 NN26 NN35 NN44 NN46 NN72 NN73 NN78 PP01 PP03 PP10 PP33 QQ11 **QQ17** 5G435 AA16 AA17 BB12 BB15 BB17

KK09

CCO9 CC12 DD05 EE32 EE37 FF13 HH12 HH13 HH14 KK05